Please use this persistent identifier to cite or link to this item: doi:10.24405/559
Title: Zum Einsatz von rekonfigurierbarer Hardware in Prozessorarchitekturen
Authors: Niyonkuru, Adronis 
Language: de
Subject (DDC): Informatik
Subject: Dynamische Rekonfiguration
Partielle Rekonfiguration
Mikroarchitektur
FPGA
Issue Date: 2005
Publisher: Universitätsbibliothek der HSU/UniBwH
Document Type: Thesis
Publisher Place: Hamburg
Abstract: 
Konventionelle fest verdrahtete Hardware zeichnet sich durch ein hohes Maß an Flexibilität aus, indem sie anhand von Anwendungssoftware eine Vielfalt von Problemlösungen ermöglicht. Trotz ihrer stetig steigenden Leistungsfähigkeit genügt sie für zeitkritische Anwendungen jedoch nicht immer den gestellten Anforderungen. In solchen Fällen werden meistens sog. Application Specifi Integrated Circuits (ASICs) verwendet. Dieser Art von Hardware fehlt jedoch die Flexibilität, für unterschiedliche Anwendungen eingesetzt werden zu können. Field-Programmable-Gate Arrays (FPGAs) vereinigen die Vorteile beider Hardware-Plattformen: Leistungsfähigkeit und Flexibilität. Dennoch bleiben aufgrund des bisherigen damit verbundenen hohen Hardware- und Software-Aufwands (z.B. Hardware/Software-Partitionierung) der Anwenderkreis und die Anwendungsgebiete sehr beschränkt. ----- Die vorliegende Arbeit untersucht einen evolutionären Ansatz, in wieweit die Vorzüge rekonfigurierbarer Hardware (FPGA) in Prozessorarchitekturen eingesetzt werden können. Im Gegensatz zu den bisherigen Ansätzen sollten dabei die Kompatibilität mit herkömmlichen Rechensystemen gewährleistet sein und bestehende Hardware- und Software-Werkzeuge weiterhin verwendbar bleiben. Zu diesem Zweck wurde im Rahmen dieser Arbeit das Modell einer rekonfigurierbaren Mikroarchitektur entwickelt. Anhand von Software-Simulationen wurden unterschiedliche Möglichkeiten der Hardware-Rekonfiguration auf ihr Leistungspotenzial hin überprüft. Daraufhin wurde mit Blick auf die hohe Komplexität eines modernen Prozessors einerseits und die Einschränkungen heutiger Entwurfswerkzeuge andererseits ein realitätsnahes Modell einer partiell und dynamisch rekonfigurierbaren Mikroarchitektur vorgezogen und auf einem FPGA implementiert. Dabei wurden vordefinierte Hardware-Konfigurationen während der Programmausführung und in Abhängigkeit der anwendungsspezifischen Hardware-Anforderungen ausgetauscht. Die Mikroarchitektur implementiert den ARM-Thumb-Befehlssatz anhand einer fünfstufigen superskalaren Pipeline. Die erzielten Ergebnisse ermutigen zur Weiterführung des entwickelten Konzeptes, das bereits durch eine auf dieser Arbeit basierende Weiterentwicklung bestätigt wurde.
Organization Units (connected with the publication): Technische Informatik 
DOI: https://doi.org/10.24405/559
URL: http://edoc.sub.uni-hamburg.de/hsu/volltexte/2005/494/
Advisor: Zeidler, Hans Christoph 
Klauer, Bernd 
Grantor: HSU Hamburg
Type of thesis: Doctoral Thesis
Exam date: 2005-06-24
Appears in Collections:Publications of the HSU Researchers

Files in This Item:
File SizeFormat
494-pdf-2005_Niyonkuru.pdf808.54 kBAdobe PDFView/Open
Show full item record

CORE Recommender

Google ScholarTM

Check


Items in openHSU are protected by copyright, with all rights reserved, unless otherwise indicated.