Please use this persistent identifier to cite or link to this item:
doi:10.24405/559
DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | Zeidler, Hans Christoph | - |
dc.contributor.advisor | Klauer, Bernd | - |
dc.contributor.author | Niyonkuru, Adronis | - |
dc.date.accessioned | 2017-10-24T14:17:42Z | - |
dc.date.available | 2017-10-24T14:17:42Z | - |
dc.date.issued | 2005 | - |
dc.identifier.other | http://edoc.sub.uni-hamburg.de/hsu/volltexte/2005/494/ | - |
dc.identifier.uri | https://doi.org/10.24405/559 | - |
dc.description.abstract | Konventionelle fest verdrahtete Hardware zeichnet sich durch ein hohes Maß an Flexibilität aus, indem sie anhand von Anwendungssoftware eine Vielfalt von Problemlösungen ermöglicht. Trotz ihrer stetig steigenden Leistungsfähigkeit genügt sie für zeitkritische Anwendungen jedoch nicht immer den gestellten Anforderungen. In solchen Fällen werden meistens sog. Application Specifi Integrated Circuits (ASICs) verwendet. Dieser Art von Hardware fehlt jedoch die Flexibilität, für unterschiedliche Anwendungen eingesetzt werden zu können. Field-Programmable-Gate Arrays (FPGAs) vereinigen die Vorteile beider Hardware-Plattformen: Leistungsfähigkeit und Flexibilität. Dennoch bleiben aufgrund des bisherigen damit verbundenen hohen Hardware- und Software-Aufwands (z.B. Hardware/Software-Partitionierung) der Anwenderkreis und die Anwendungsgebiete sehr beschränkt. ----- Die vorliegende Arbeit untersucht einen evolutionären Ansatz, in wieweit die Vorzüge rekonfigurierbarer Hardware (FPGA) in Prozessorarchitekturen eingesetzt werden können. Im Gegensatz zu den bisherigen Ansätzen sollten dabei die Kompatibilität mit herkömmlichen Rechensystemen gewährleistet sein und bestehende Hardware- und Software-Werkzeuge weiterhin verwendbar bleiben. Zu diesem Zweck wurde im Rahmen dieser Arbeit das Modell einer rekonfigurierbaren Mikroarchitektur entwickelt. Anhand von Software-Simulationen wurden unterschiedliche Möglichkeiten der Hardware-Rekonfiguration auf ihr Leistungspotenzial hin überprüft. Daraufhin wurde mit Blick auf die hohe Komplexität eines modernen Prozessors einerseits und die Einschränkungen heutiger Entwurfswerkzeuge andererseits ein realitätsnahes Modell einer partiell und dynamisch rekonfigurierbaren Mikroarchitektur vorgezogen und auf einem FPGA implementiert. Dabei wurden vordefinierte Hardware-Konfigurationen während der Programmausführung und in Abhängigkeit der anwendungsspezifischen Hardware-Anforderungen ausgetauscht. Die Mikroarchitektur implementiert den ARM-Thumb-Befehlssatz anhand einer fünfstufigen superskalaren Pipeline. Die erzielten Ergebnisse ermutigen zur Weiterführung des entwickelten Konzeptes, das bereits durch eine auf dieser Arbeit basierende Weiterentwicklung bestätigt wurde. | - |
dc.description.sponsorship | Technische Informatik | - |
dc.language.iso | ger | - |
dc.publisher | Universitätsbibliothek der HSU / UniBwH | - |
dc.subject | Dynamische Rekonfiguration | - |
dc.subject | Partielle Rekonfiguration | - |
dc.subject | Mikroarchitektur | - |
dc.subject | FPGA | - |
dc.subject.ddc | 000 Informatik, Wissen & Systeme | - |
dc.title | Zum Einsatz von rekonfigurierbarer Hardware in Prozessorarchitekturen | - |
dc.type | Thesis | - |
dcterms.dateAccepted | 2005-06-24 | - |
dc.identifier.urn | urn:nbn:de:gbv:705-opus-4947 | - |
dcterms.bibliographicCitation.originalpublisherplace | Hamburg | - |
dc.contributor.grantor | HSU Hamburg | - |
dc.type.thesis | Doctoral Thesis | - |
local.submission.type | full-text | - |
hsu.dnb.deeplink | https://d-nb.info/975599976/ | - |
item.grantfulltext | open | - |
item.openairetype | Thesis | - |
item.languageiso639-1 | de | - |
item.fulltext_s | With Fulltext | - |
item.fulltext | With Fulltext | - |
Appears in Collections: | 2 - Theses |
Files in This Item:
File | Size | Format | |
---|---|---|---|
openHSU_559.pdf | 808.54 kB | Adobe PDF | View/Open |
CORE Recommender
Google ScholarTM
Check
User Tools
Items in openHSU are protected by copyright, with all rights reserved, unless otherwise indicated.